XCR3064XL-7VQG100C VQFP-100 可编程逻辑器件 价格优势

描述

      ™XPLA3XCR3064XL设备是一个3.3V，64宏电池CPLD，针对功率敏感设计，需要领先的可编程逻辑解决方案。总共有四个功能块提供了1,500个可用的门。针对针的传播延迟速度可达5.5ns，最大系统频率为192MHz。

TotalCMOS快速零功率设计技术

     CoolRunnerXPLA3CPLDs提供了一个TotalCMOS解决方案，在工艺技术和设计技术。Xilinx采用级联CMOS门来实现其产品之和，而不是传统的感觉放大器方法。这种CMOS门实现允许Xilinx提供既高性能又低功耗的cpld，打破了要具有低功耗，就必须具有低性能的范例。请参见图1和表1，它们分别显示了ICCvs。我们的XCR3064XLTotalCMOSCPLD的频率(数据与4个可重置的上/下，16位计数器在3.3V，25°C)。

特征
•低功耗3.3V 64宏单元CPLD
•5.5 ns针对针逻辑延迟
•系统频率高达192 MHz
•64个宏单元，1500个可用门
•小尺寸包装
-44引脚VQFP（36个用户I/O引脚）
-48个球形CS BGA（40个用户I/O引脚）
-56个球形CP BGA（48个用户I/O引脚）
-100引脚VQFP（68个用户I/O引脚）
•针对3.3V系统进行了优化
-超低功率运行
-25°C时的典型待机电流为17μA
-带3.3V核心电源的5V容错I/O引脚
-先进的0.35微米五层金属EEPROM
过程
-快速零功耗CMOS设计技术
-3.3V PCI电气规格兼容
输出（任何输入或输出上无内部箝位二极管
输入/输出，无最小时钟输入电容）
•先进的系统功能
-系统内编程
-输入寄存器
-可预测时间模型
-每个功能块最多23个可用时钟
-在设计更改过程中保持出色的引脚
-完整IEEE标准1149.1边界扫描（JTAG）
-四个全球时钟
-每个功能块有八个产品术语控制术语
•ISP编程速度快
•用于JTAG ISP引脚双功能的端口启用引脚
•工业温度下的2.7V至3.6V电源电压
范围
•每个宏单元的可编程转换速率控制
•安全位防止未经授权的访问
•有关详细信息，请参阅XPLA3系列数据表（DS012）
架构描述