描述
XAZynq®超尺度+™MPSoC系列是基于Xilinx®超尺度™MPSoC架构。该系列产品集成了一个功能丰富的64位四核的Arm®Cortex™-A53和基于双核的ArmCortex-r5的处理系统(PS)和Xilinx可编程逻辑(PL)的超尺度架构。还包括片上存储器、多端口外部内存接口和一组丰富的外围连接接口。
基于Arm Cortex-A53的应用
处理单元(APU)
•四核
•CPU频率:高达1.2GHz
•可扩展缓存一致性
•Armv8-A体系结构
o 64位或32位操作模式
o托管区安全
o 64位模式下的A64指令集,
32位模式下的A32/T32指令集
•霓虹灯高级SIMD媒体处理引擎
•单/双精度浮点单元(FPU)
•CoreSight™ 和嵌入式跟踪宏单元(ETM)
•加速器一致性端口(ACP)
•AXI相干扩展(ACE)
•每个处理器核心的电源岛选通
•定时器和中断
o Arm通用定时器支持
o两个系统级三定时器计数器
o一个看门狗定时器
o一个全局系统计时器
•缓存
o 32KB级别1,双向集合
具有奇偶校验的指令缓存(独立于
每个CPU)
o 32KB 1级4路集合关联数据
带ECC的缓存(每个CPU独立)
o 1MB 16路集关联二级缓存
使用ECC(在CPU之间共享)
基于双核Arm Cortex-R5的
实时处理单元(RPU)
•CPU频率:高达500MHz
•Armv7-R体系结构
o A32/T32指令集
•单/双精度浮点单元(FPU)
•CoreSight和嵌入式跟踪宏单元(ETM)
•锁步或独立操作
•定时器和中断:
o一个看门狗定时器
o两个三定时器计数器
•缓存和紧密耦合存储器(TCM)
o 32KB级别1,4路集合
带ECC的指令和数据缓存
(每个CPU独立)
o带ECC的128KB变速器控制模块(每个模块独立)
CPU),可以组合成256KB
在锁步模式下
片上存储器
•带ECC的PS中的256KB片上RAM(OCM)
•高达27Mb的片上RAM(UltraRAM),内置ECC
PL
•高达21.1Mb的片上RAM(块RAM)
PL中的ECC
•高达9.1Mb的片上RAM(分布式RAM)
PL
