A3P400-FGG256I FPBGA-256(17x17) 强势出货 价格最优
特点和优点
高容量
•15 K至1 M系统闸门
•高达144 Kbits的真正双端口SRAM
•多达300个用户I/O
可重编程闪存技术
•130纳米，7层金属（6铜），基于闪存的CMOS
过程
•即时0级支持
•单芯片解决方案
•断电时保持编程设计
高性能
•350 MHz系统性能
•3.3 V、66 MHz 64位PCI†
系统内编程（ISP）和安全
•ISP使用片上128位高级加密标准
（AES）解密（启用ARM®的ProASIC®3设备除外）
通过JTAG（符合IEEE 1532标准）†
•FlashLock®可保护FPGA内容
低功率
•低功率的核心电压
•仅支持1.5 V系统
•低阻抗闪光开关
高性能路由层次结构
•分段、分层路由和时钟结构
高级I/O
•700 Mbps DDR，支持LVDS的I/O（A3P250及以上）
•1.5 V、1.8 V、2.5 V和3.3 V混合电压运行
•符合JESD8-B的宽范围电源电压支持，
允许I/O在2.7 V到3.6 V之间工作
•组可选I/O电压，每个芯片最多4个组
•单端I/O标准：LVTTL、LVCMOS 3.3 V/
2.5 V/1.8 V/1.5 V、3.3 V PCI/3.3伏PCI-X†和LVCMOS
2.5 V/5.0 V输入
•差分I/O标准：LVPECL、LVDS、B-LVDS和
M-LVDS（A3P250及以上）
•输入、输出和启用路径上的I/O寄存器
•热插拔和冷备用I/O
•可编程输出转换率†和驱动强度
•弱上拉/下拉
•IEEE 1149.1（JTAG）边界扫描测试
•ProASIC3系列的引脚兼容封装
时钟调节电路（CCC）和PLL†
•六个CCC模块，一个带有集成锁相环
•可配置相移、乘法/除法和延迟功能
以及外部反馈
•宽输入频率范围（1.5 MHz至350 MHz）
嵌入式内存†
•1千位FlashROM用户非易失性存储器
•具有可变宽高比4608位RAM的SRAM和FIFO
区块（×1、×2、×4、×9和×18组织）†
•真正的双端口SRAM（除×18外）
ARM处理器Su
高容量
•15 K至1 M系统闸门
•高达144 Kbits的真正双端口SRAM
•多达300个用户I/O
可重编程闪存技术
•130纳米，7层金属（6铜），基于闪存的CMOS
过程
•即时0级支持
•单芯片解决方案
•断电时保持编程设计
高性能
•350 MHz系统性能
•3.3 V、66 MHz 64位PCI†
系统内编程（ISP）和安全
•ISP使用片上128位高级加密标准
（AES）解密（启用ARM®的ProASIC®3设备除外）
通过JTAG（符合IEEE 1532标准）†
•FlashLock®可保护FPGA内容
低功率
•低功率的核心电压
•仅支持1.5 V系统
•低阻抗闪光开关
高性能路由层次结构
•分段、分层路由和时钟结构
高级I/O
•700 Mbps DDR，支持LVDS的I/O（A3P250及以上）
•1.5 V、1.8 V、2.5 V和3.3 V混合电压运行
•符合JESD8-B的宽范围电源电压支持，
允许I/O在2.7 V到3.6 V之间工作
•组可选I/O电压，每个芯片最多4个组
•单端I/O标准：LVTTL、LVCMOS 3.3 V/
2.5 V/1.8 V/1.5 V、3.3 V PCI/3.3伏PCI-X†和LVCMOS
2.5 V/5.0 V输入
•差分I/O标准：LVPECL、LVDS、B-LVDS和
M-LVDS（A3P250及以上）
•输入、输出和启用路径上的I/O寄存器
•热插拔和冷备用I/O
•可编程输出转换率†和驱动强度
•弱上拉/下拉
•IEEE 1149.1（JTAG）边界扫描测试
•ProASIC3系列的引脚兼容封装
时钟调节电路（CCC）和PLL†
•六个CCC模块，一个带有集成锁相环
•可配置相移、乘法/除法和延迟功能
以及外部反馈
•宽输入频率范围（1.5 MHz至350 MHz）
嵌入式内存†
•1千位FlashROM用户非易失性存储器
•具有可变宽高比4608位RAM的SRAM和FIFO
区块（×1、×2、×4、×9和×18组织）†
•真正的双端口SRAM（除×18外）
ARM处理器Su